|
|
幾個建議方案 :
, Q( v9 R, x4 \. y0 R7 \) [. C a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.# n2 N$ F H5 G6 M9 Y4 T+ g
U! V5 r: i5 B% _* b
b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)- O+ R2 s' K' R' G
) S* r8 w7 T1 {6 e4 _2 s# D, ^
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
/ W& Q$ R* X Z 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容, J: u; j. |! J( x& i
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增
2 ~( d+ Z3 w9 d; ^ 加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)4 y9 k+ n" U5 |. ?
3 b$ Y/ S) {8 F- e
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在9 A8 v0 y7 V" h& ^) O
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
" J% H! T+ d. A1 \ ,而且要看是否影響到function)) P+ V1 w9 h* N5 z9 j7 @" W( L1 H7 W
: \" N/ d' j8 e' @- d, e* K1 C
e. Data trace靠近Main chip端加約22 ohm左右的電阻
0 P, x$ V' q4 b- P
, K! o. E) z4 ] f. 增加LCD panel與Main board之間的接地性
" |8 v* i) Q9 Z6 o9 x9 Q; J1 M" T7 i4 X8 U" C2 {
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起* j9 |; C8 Q! V1 A5 n
2 W+ S# i H" H S7 r! S l7 d, x2 J h. Main chip / SDRAM / Flash的下一層應為GND plane( e; p2 w$ S Z* j5 O2 A5 {8 V
- A9 x, b% z- H i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
* x1 F3 q% d3 W 這些線路走線用
2 |* g+ P; I& c5 T5 ]3 y' E; ^
& ^' T& D+ y9 a+ R$ ]( u6 [ j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路, }& j7 @* U* {5 g
$ ~" ?6 \' A, H) z( O3 `$ \% j, L* W
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,+ ?- w; ]2 M8 K" |5 o+ x
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
2 }9 D( H3 y' v1 R b8 L& k! a Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像9 x- |" y& b, ]4 C/ s- D1 [
" a( e. I, W! @# r' Z l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
* M1 y3 D% }3 K( S4 u% o! s Common mode choke or Capacitor解決,若無法則需加Core.
- N, Y% ~. `# T+ K, ^
: X) ^$ }% @( f" S) D: c 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
3 T# b: K, u4 y6 @7 w$ P) O( [$ ] 無僅能依您所述判斷, |
|
/1 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡