|
|
幾個建議方案 :
5 K- f9 f s& M: ]- h0 Y a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
9 D( \/ S. J* I3 o d' E' N6 F, d0 y/ m; }
b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
% I9 ?' w# b2 e% a( a b" v' k- o h8 f, p9 Y* w* Y: i
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
7 H+ m) m0 B5 {- f% {7 q 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容' g% v: @* H. N6 e, b- o3 `0 I
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增$ I: w" s, I T* t; g- f& n/ c
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決) Q# P5 p2 O3 Q1 {0 ?% F2 ^) _
9 N; |. K( P6 |4 H d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在/ r+ D. F* l* ]7 C) n
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右# d$ n/ i+ B e3 l1 W% m
,而且要看是否影響到function): ?: j4 V# s2 A9 ` U/ o, W
' w7 r& ~1 s, O- g0 f6 b& w
e. Data trace靠近Main chip端加約22 ohm左右的電阻 k, @; M2 x; @3 c1 ^5 p2 B
5 H* `# R+ m. d# D) v! o- Y f. 增加LCD panel與Main board之間的接地性$ A4 g+ C! P; p2 s$ C, ?2 m/ o
4 h6 {5 m- P" W! ]: a8 `
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起
7 X e9 y* d7 y; U
p) o6 X. O. c2 B: A- h0 W7 r h. Main chip / SDRAM / Flash的下一層應為GND plane
# g) M0 x Q3 v: K8 Q- K' x1 x G9 x
/ }* u7 H, [/ m. I* D i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給/ [/ S7 Q+ s1 l4 J
這些線路走線用$ p( t- b5 t- U C" a; H
6 b* Y/ W3 T# `
j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路
8 h7 f7 c: `& f" M# U' d- |/ K: d9 t4 ^, z2 I
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,, m6 O2 D8 r8 |
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main 3 g: I+ h: M6 z1 s
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
8 O" j* ?/ E! i+ `6 Y3 f7 w( q* z$ r8 g- O! J, F9 T9 p X
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or / t/ R4 f6 ]6 S- }8 e# l! L
Common mode choke or Capacitor解決,若無法則需加Core.
I# ?' R1 ]4 ?" ]1 `3 R* L6 }. T& C B7 x4 E' o5 s) k
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,0 N2 _3 }9 j: E- H0 ~0 g* ?
無僅能依您所述判斷, |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡