|
|
幾個建議方案 :
9 q' |4 A$ J/ j8 @7 Y a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
) W5 R5 \& D8 P7 B3 I
; \3 D- n. c) i* _9 y b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
; }+ Z/ T3 g: Z: L" W
" ~" R! v6 l# x1 q! Q3 V+ k c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在4 S' u* y" u9 A
100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容+ _9 |* k; e( m* v
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增9 P' A; Z* R1 N: @( S
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
; L Y& y2 o# I8 U; w4 X' T
) j B/ X* N& E+ \, d1 @/ S d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在
2 Q. Z( [7 ~. J* K& l+ Q 100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
; n8 y2 \8 Q9 ?5 i& z# a7 G5 d! F) H ,而且要看是否影響到function)
0 }3 k5 X6 q d. M4 Q5 \+ z' d+ L5 o
e. Data trace靠近Main chip端加約22 ohm左右的電阻+ ?+ z& j' h- G, @2 p5 }- R
- n" b, Q' B* C: h2 x
f. 增加LCD panel與Main board之間的接地性
3 F/ P! \. I: x! _( j9 T1 i6 t: S( _' H
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起9 ~. ]( y7 S& C7 f. c
% p0 ^4 W0 m3 H* u h. Main chip / SDRAM / Flash的下一層應為GND plane
5 U# q' p/ ~! D: {+ G3 |/ H! R1 O8 J) p; M' i( U s
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給5 e! `2 R) d. u6 C% C0 Q
這些線路走線用
: j9 H0 D: H' J: i; Z4 E7 `1 b 2 e: o) Q( ~3 V( j
j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路( R- v) k3 f: }/ G5 T! U
; M- Q F! v# h% m" f: ?
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,3 l5 S7 I$ G/ l) [
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
1 ?) k$ T8 h* l" j5 { Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
0 W+ {' K5 `4 t& Y, D/ D% I, i4 i7 \. i0 q) r( u. t3 F; y
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
& N1 {- \! R+ t' ^2 E# K- j Common mode choke or Capacitor解決,若無法則需加Core.
+ H% M; A9 f7 j& z
- A& v6 D, L" v5 |0 [+ l* _. g( ` 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
, B3 z% ^8 r$ s- p0 p 無僅能依您所述判斷, |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡