|
|
幾個建議方案 :* P0 P7 N+ d. c& @# P1 _" R( k
a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
. H9 j2 l) S3 i
, A6 s' ?& @3 T s b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
: I) t$ C: C2 Y
+ N m- t. U- ]% ?7 [5 q c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在) k4 d" {1 z- t) X
100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容
3 C$ S0 F9 D: w 電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增
: `4 ~2 I+ L+ ?5 r z1 [5 c# ?8 C- l 加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)6 j. p0 r( U$ f+ a* `; r7 M1 F* x
, q6 Y9 I; G7 ^$ j
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在( w. J# b9 {( s) R* A4 y
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
6 V! J9 ] j) ~' @. z- i) E! B ,而且要看是否影響到function) ]3 j6 O$ u8 _9 X s. a7 @
7 v. k) [/ K, U3 z8 x e. Data trace靠近Main chip端加約22 ohm左右的電阻8 q1 b8 w0 ^/ b
8 I# N6 H0 l% t" c/ R4 ]
f. 增加LCD panel與Main board之間的接地性
& g/ q. m# M- q! a
( G5 v) B/ ?' u g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起
3 ^. S' p4 ~. ^/ N$ V+ D% m1 e3 [) {. \
h. Main chip / SDRAM / Flash的下一層應為GND plane( K4 \+ Z: D! g: c
6 e+ v: X' {5 N$ T
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給" }4 B( H2 h) F) [- U
這些線路走線用
2 _2 z, X. T( k# @( s! T
' j1 R$ D' r9 I3 ^, P j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路1 i! ^, t' z/ R9 i
9 M# O9 G5 Q& d% e, ]8 X& G k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,+ c& C! s$ A+ m7 \, j/ x
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
+ K; q- z1 k" k* H1 z Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
5 C: a; o) P \. D& |/ h: ]1 n% @
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or 8 r, Q9 [- z' D! l
Common mode choke or Capacitor解決,若無法則需加Core.- l7 O& m* h( g( _4 l& F/ p
. s% u) a+ W% C, f
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,' ~( {0 @- G# p) r) a* W
無僅能依您所述判斷, |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡