|
|
幾個建議方案 :5 f) C9 q, C" \- @) f
a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
3 }' T* z7 h! m2 p: p; k$ f! t% U, c* S2 {6 V
b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
$ f7 Z3 V. } \9 t$ }. n& B4 O9 C: \& B& p& C. N. B
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在/ W( D% Z" F, y" N! E. P
100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容3 s) ]8 n$ C. }
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增, `$ U, q. F. C3 S
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)1 ?! y0 T: w, B' c
8 Y# v# [% y) f) c; o; S
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在
1 g1 |5 a9 ~8 u% I& D 100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右. y+ I9 d) {0 \
,而且要看是否影響到function)
0 }# Z$ |$ S# U3 ?( y6 c* o2 [2 H n( S2 t" G, \5 E! c1 F; ^
e. Data trace靠近Main chip端加約22 ohm左右的電阻
( ^. H; ]6 I5 l6 v$ X- Y
: X& S. r q% C! ^/ V* d f. 增加LCD panel與Main board之間的接地性0 o9 r0 q, e5 b1 z! a
* [! L% ]) a4 M; Z7 ]/ O8 [ i7 n
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起
# A N! S2 }$ [4 Q' Z- [1 C1 a( t9 `, y# ?0 G4 b* v% R
h. Main chip / SDRAM / Flash的下一層應為GND plane$ [9 d q# k' R7 U/ r$ b m
% Z7 P# T! F6 p( v* ~5 q2 @8 N# O4 {, g
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給0 {0 Z" }: F$ b: u7 ?/ h+ U
這些線路走線用 ^' A/ d5 t3 h& L/ p4 W
' G0 i/ P3 T# Y/ ~6 }; c j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路# e* h/ m; P6 j8 U3 h' g$ K
7 v$ n9 S# P% O+ G5 Y6 w k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
6 @0 d Y+ `7 [2 E5 d 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main $ G3 U0 @% `8 ]3 N
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
. ~ a; O* v: x# z8 ^4 K: {" ?8 U3 o Y& @2 y
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or , R8 t# M% {: C( ?
Common mode choke or Capacitor解決,若無法則需加Core.1 h: w* U, W Q& R# g
3 y, c$ ]+ u# t" ^9 ]4 [8 q 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
7 |% s2 e2 r. n2 O( C( ? 無僅能依您所述判斷, |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡