|
|
幾個建議方案 :9 d0 f( x" @! { \2 Y4 u% C
a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
. V4 r- Q- m2 U1 q# v( E& z' X+ B, t X
b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)$ O1 G- l) i5 `3 H; c! H
; q- t8 k" z, S! A c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
% s% m/ r0 C+ ]& e- ` 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容3 g5 w6 n, z" P/ P
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增
4 T8 K4 B! _3 I0 C; m( P 加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決) h7 S1 a+ J& U$ t# t; H
6 Y5 n$ l$ r" [/ a
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在! `/ C' D% l g) L$ Z. Q
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右# S# G. K( Q; r" ^$ f
,而且要看是否影響到function)
; o5 K: \1 d& d- h7 B
p. O$ |0 R+ R# }) x e. Data trace靠近Main chip端加約22 ohm左右的電阻
& E& p) F' B" z' l8 V: q
9 g# X# J+ J0 l, B6 W- } f. 增加LCD panel與Main board之間的接地性1 T% B/ } s8 A. r9 h
) S( Z9 t5 C( A3 W. M7 n% O# I
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起( P$ G6 ~) c* }
! g" [5 m& D. S' y8 }7 c$ g7 [
h. Main chip / SDRAM / Flash的下一層應為GND plane
% _7 i) q) X4 ^ D: s) w. S* f( \! C7 P: m3 W
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
* Y* Y# h: C$ K, S 這些線路走線用2 L) V: \# R7 `: t9 V$ T5 x# c& X! u
# d' F% N7 ^$ h* C, f: O% ~/ c
j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路, t7 e5 i2 Z( A F
x. D+ ^, w/ v- L `1 A' ?
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
6 O" j, B$ |1 x! d% @9 p. n 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
|& C/ |' Z4 c" Z. g: ^$ ` Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
, z, d2 m5 V& s' Q# I4 Z$ ]& @, p( W( T* `
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
% _5 c3 k k# }6 r Common mode choke or Capacitor解決,若無法則需加Core.
6 ]$ j* P6 i7 i; n
5 ^ T4 y$ U$ d. \& M 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
2 u+ ] ?; n. P, V3 h6 D 無僅能依您所述判斷, |
|
/1 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡