|
|
幾個建議方案 :7 Q+ W: S# C; v4 [3 F9 w- b9 S
a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
7 J+ g3 N6 ]6 Q2 T! d; s: B! p9 c) T8 ~( r; p# E8 R4 I
b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)$ @' R1 r8 \. ]2 y5 E
$ ^6 x1 b2 _+ A7 J( F5 w. o c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在0 v' N" F4 E; [! o: r5 M
100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容
' A; o- P9 |( d; E0 N 電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增2 A; z) Y c s$ Y. j: [ u& c
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
[3 Q, @ h& U# G
3 I+ ~+ v. E. f8 \8 x, K; f D d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在. |0 F+ _& R4 g; C/ k2 s
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
& V4 `1 z3 j5 q9 d ,而且要看是否影響到function)
% J. `5 {- U: C! e3 ` N- A$ g1 Q$ S" S! U
e. Data trace靠近Main chip端加約22 ohm左右的電阻& `0 o1 P) |0 l7 t6 m% n* _
* a$ a/ ?0 Y/ T) j7 Z5 _ f. 增加LCD panel與Main board之間的接地性 N! H! p: w- n' b0 |- S
3 P7 C3 g: I$ z7 w. B9 l5 ^ g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起
% K" y8 k3 ~' D1 P5 g* E
0 A8 G7 ]% J( G h. Main chip / SDRAM / Flash的下一層應為GND plane
. a7 z2 r2 A) Z( |- o) A, t( _8 w7 I0 y1 ?% o
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
0 t. w# a0 Q4 Z+ y$ C/ n 這些線路走線用/ \# m# G: [ Q j
% w E; G) F! W" r
j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路( s7 w# A9 @+ X; W" S
: f1 {; _; D2 z* N, X
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
N2 x% n- ?- `1 l 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
; Q$ ?3 y( A6 R; X" N Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
+ h) N2 ?! z+ _: r& n0 y5 s) ^5 o0 M& X: F% ^" l
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
, I5 C! q3 x7 H: S, x. O2 b Common mode choke or Capacitor解決,若無法則需加Core.% P& I, @, A# A+ H6 c9 g
8 ]3 j# v- O4 \$ _$ t& R* d! O! ~
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
. c3 [6 X6 c1 b- L9 i 無僅能依您所述判斷, |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡