|
|
幾個建議方案 :
$ e+ L5 w6 C! e6 z a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
) J- U2 o9 m3 Z+ c; \% F' q5 E
1 Z6 E+ A: @1 b4 I b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)( d8 }' `+ {) t2 _
- y& k# ^+ `! |4 e4 N9 y! j c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
( q" n1 s- K1 M/ ]- g 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容# _. m4 r0 w4 F" [. M) s+ K
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增 v9 Q% ^3 C5 x$ P' v
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)5 Z. A: D' j ]6 F
7 i2 Y7 f( E9 w/ t' k# P
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在
7 V% G5 G* M n# y) ^& Q 100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
3 E" q L1 }3 x- K* s ,而且要看是否影響到function)! \7 o! _2 O- J8 ~5 E3 z6 x/ D
) L0 u- j9 A! W d2 t0 W; c e. Data trace靠近Main chip端加約22 ohm左右的電阻 j/ L- G, j& W# O$ ]
9 X8 D- l1 [1 e Y* q f. 增加LCD panel與Main board之間的接地性
, a4 A( |7 C V' d! @. _* E- j* U3 k2 r
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起 K5 j$ E+ M7 S: J* u
/ U- J! W$ G) q) y
h. Main chip / SDRAM / Flash的下一層應為GND plane" Y. i# f& f9 o2 H# o) E
m/ j4 o9 Y- |" u7 b
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給" y6 @8 h' t# |% ~' b3 Y7 l: o2 T
這些線路走線用/ c% g+ b% x7 ^5 C+ Y
' L- s m) A/ ~+ L j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路; L _. g1 ]5 Y
' \ E M {# h# v! F J k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,, \7 \+ E/ k% c) @5 o( y
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main ) \2 a; F* q" [/ S3 o' @
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
& m3 I- N1 x% q0 Q
3 _7 J* |$ i$ f- w ^% ?; r' @ p l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
% {9 H" M2 x7 u* x$ _& x6 [% S. } Common mode choke or Capacitor解決,若無法則需加Core.
/ n+ W! Z( s' t6 O% k* H y% t# A/ N( q: [/ g' ?& Y# E2 V& X2 z
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
" \/ [ V7 n2 I& ^- C! }* i 無僅能依您所述判斷, |
|
/1 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡