|
|
幾個建議方案 :
+ X( X% H3 `) x; r a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
/ e/ H( F* y, W: l. _' D2 c! w& ^6 X8 F$ y' L. I" y8 e
b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上), {; z0 n* K5 \' m2 I+ Z) n/ A+ F9 P& P
4 Q& C/ }9 v" \1 _, X' {, L
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
- t& E* Z3 ~) l) P+ A% p 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容
& z s9 |7 e/ @7 a" @# } 電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增
8 Q8 m0 q7 d0 `1 C( K1 g 加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
+ A. x* H0 G7 _5 f+ ^7 x [7 q6 k8 E3 b. }) r, i
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在4 U' V+ A$ A, A
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右( v; z1 R0 o- e. R6 `9 |4 H' Q
,而且要看是否影響到function)* \- T* P. m! c7 L2 j1 [/ [
, n0 p; | u- E4 g9 h
e. Data trace靠近Main chip端加約22 ohm左右的電阻( k7 d; f& ?' K6 J9 A# A
. p9 W+ t/ i& Q2 P/ `3 q( g
f. 增加LCD panel與Main board之間的接地性; f- o9 R* C) y5 B) h' c
9 ?) b4 V& l) _; F5 Q
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起( c7 S9 ]. W* Y' j
7 O1 ?3 O# v% A6 b+ I
h. Main chip / SDRAM / Flash的下一層應為GND plane
( J$ a. x9 L; @) S3 n, Y. \" z
; B0 e0 p* ]# d i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
: c1 v+ p; B; b 這些線路走線用, Q2 ~8 ]! {* Q# l3 F$ N$ O, O. T, O
% {3 Z4 d: X% a2 Y j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路0 q. r$ o2 V7 ]- i, p6 Q% z: r
6 X2 }: j$ V5 |4 L* V0 P. w3 h, B: `% Y8 W% W
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
# q" I1 F& B4 D5 p) L( X& x 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main / w- j6 B1 j2 R+ P
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
0 H) `* p/ I' _; X4 ]! k4 ] a, C
6 P4 o$ X" g5 Y/ u5 O4 z: r l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or % O+ z8 n0 R7 w' J
Common mode choke or Capacitor解決,若無法則需加Core.* q3 w) Z. N8 P4 p& E* a5 ~7 H
8 g3 E* p- C7 N; o 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,! `$ e+ B' K9 E; X: s M7 h p# t
無僅能依您所述判斷, |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡