|
|
幾個建議方案 :; T, ?7 i( L2 _: \' ^) Y
a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
: y6 R' [5 g( E, |7 a+ C2 D' B
4 r3 U4 @; k0 ~, j5 T6 n b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)5 h% z& m0 [* j7 e
5 {$ C1 ` {' n$ n0 x+ n) K; T
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
/ k' D, ^5 [& Q, H+ Y 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容, a! S. _9 ^6 L' N+ Z( s# n7 m" c/ Q
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增: E6 i) S; ? H( H O" W
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
' m& p' w1 Z# m' f5 _+ _6 C5 K7 _0 [7 r* h: ? B
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在3 A0 u; v2 X8 i* A/ Q `7 D, y- O- J
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
1 R7 n7 G G& b ,而且要看是否影響到function)
8 p, R) o% c& T! |7 Y$ r# z. q
& h& C; G6 J5 }& `* I2 x e. Data trace靠近Main chip端加約22 ohm左右的電阻
# o6 ]( v! s0 R2 Y+ \0 V$ \
, H" @2 h. O( @+ X' M f. 增加LCD panel與Main board之間的接地性
r& C; ~% g- T3 a8 z) Q
3 R0 i$ P9 k n( A- d' }6 s g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起
- d5 E6 Q: ?, }+ b+ M0 t. l$ H9 [4 ~. s: e% I# U
h. Main chip / SDRAM / Flash的下一層應為GND plane
8 ]7 z6 D9 h% w) J6 B: a6 U: _; ?) ?9 s+ E) j l" S
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
2 n+ p% t4 ^7 _( H) \$ x) _0 \6 M( A 這些線路走線用" l+ c# k6 z: @4 r& H
w% y/ H1 Y& W* B& V, r" M9 q j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路& c$ M" `1 i& t" a" i+ x
+ `0 }( B, [6 X6 r& j
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,# Y0 D4 E: V) E& P5 ~: B+ n) A
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main 9 X5 H2 n8 ?* {7 w) k9 w; R
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像4 D+ Z, r0 J- {1 V- c8 r
- g$ I9 Y3 M9 n! {2 s' q* J0 @7 D
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or / s6 ^/ q( d3 ?8 `+ @
Common mode choke or Capacitor解決,若無法則需加Core.; ^5 a9 \' M6 z8 o; W
6 I- l6 y' K; J' `4 |2 u 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
5 W1 i$ U& R" i( l7 n5 r 無僅能依您所述判斷, |
|
/1 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡