|
|
幾個建議方案 :# K* K( P( y- M" ~4 x" ?
a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.- S( a: g2 x B9 h: w: F9 d+ T
6 r+ V# X& s( `- R3 t4 E b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
) j; z8 u( d( ~* j7 E* k/ j. F* }1 T3 E; ?* C9 l+ y
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
! f: l! t8 Q6 Q* W( o* H3 h% O6 W 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容0 a. F4 T1 q: f% T2 T0 w
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增, A5 x z9 e- z$ p
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
, J) q& z8 m0 A: N4 P8 [
, v" X3 W& u5 ]8 ~" I& U d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在
. c0 P1 h# W) q+ D) i- H- i% }/ A 100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
1 `& U ?9 G* y* P* ` ,而且要看是否影響到function)
9 g! O3 W- l% P. p
! V$ h2 Z1 ?: n E8 C1 w! ^/ e e. Data trace靠近Main chip端加約22 ohm左右的電阻
. w5 L/ v3 l) K! }2 J9 J+ C: t4 p9 W6 {( q: o; \1 H, `
f. 增加LCD panel與Main board之間的接地性
; p+ C. J1 q$ n9 Z% ]
3 U+ u' g) T7 E2 a+ T9 j g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起4 _; w P& x( J
* |" L/ i8 i2 S T* V
h. Main chip / SDRAM / Flash的下一層應為GND plane% o- n4 F) S6 M. _
: B2 V9 j7 {- B$ w) z" h i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給5 n0 K( G4 A: x& V/ i7 G% o
這些線路走線用& z1 d) E$ ~0 p4 m) {' x
/ s2 l. h2 Y2 H0 c+ ~
j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路; U: I1 F- ?# T2 }2 O& x& G
% Y# E; ?) y( |$ y- _/ q A: ]) S
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
( z# j% ?1 @ E7 Z; Q5 G- S, { 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main # J& `+ Y5 @) Q) J/ h* J
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
7 y2 D6 b1 A# a$ U
2 B. r0 m3 Y! F) [$ [+ y( N l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
# d: A% ~. \4 n Common mode choke or Capacitor解決,若無法則需加Core.0 F, [" I) i {8 b
3 }9 |1 `5 u( G9 t7 Z
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
4 j+ C; B0 \$ I' d5 b* U 無僅能依您所述判斷, |
|
/1 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡