|
|
幾個建議方案 :
, a8 M7 ]( h" g! o3 {; \7 G) U a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
* z' L" }$ n g9 B. e) L
0 z7 \7 J- u8 s8 _. h, _4 }, v; Q, } b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)% Q8 q% r7 |0 Y" ~/ y6 K
( ?: J- Z1 r! B, H5 ]7 _0 j: f
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
% g" X; }/ y8 x: [* A7 D 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容2 T0 C' U& j9 X) J4 W
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增) a; E) X( N3 s; w6 I& \* ~
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)5 ~5 t- k7 m2 ?
6 \* o& [ A* ?$ ^$ x d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在6 E) ], ?* g$ r# ~' v
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
# |& I7 [0 b; F- s ,而且要看是否影響到function)
! {4 V( E3 X# M+ v0 \! F
8 _. }" G9 s% I$ r! s: h e. Data trace靠近Main chip端加約22 ohm左右的電阻" ^2 \1 T2 t8 [0 n# P5 S* m& z0 @
5 \+ f4 q- a, F7 @" v2 T( u
f. 增加LCD panel與Main board之間的接地性
8 T1 l% Q! I/ t6 K) P# @: h( |& [
* C; h+ k% w6 }# C g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起
: N5 |: X' y4 g e0 m6 d# ^5 k: d8 q' o& \1 ~6 n# ~# b
h. Main chip / SDRAM / Flash的下一層應為GND plane# S* S+ w) C% Y0 |' O! Z3 J1 k
# e) ~, o- @. L! V! g i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給7 S3 @) G" d9 g4 {0 L0 _
這些線路走線用
1 K. M& n, ~" F/ E
7 Y, n) C+ L. g8 Q j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路
( A1 Y- F! J0 T7 Z' S# @1 [4 e; k b; [3 p
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,% r/ C u6 ]6 H* T
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
! c, ~# s1 A" \/ e+ {+ E Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
" I8 q( ~7 W$ I: G+ G/ f* D: u) W7 }! t/ q4 l
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or 1 Z! {2 b$ x: t4 C% H
Common mode choke or Capacitor解決,若無法則需加Core.
- X4 j" C1 D( A, H% ? l0 j, X( h- G4 A: U2 l
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
) U- X- p, Q3 H% [% ] 無僅能依您所述判斷, |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡