|
|
幾個建議方案 :) `; ?+ f( X3 D4 W% a4 _$ n
a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
D4 x# @( K) f3 |
* D% }2 S% ` a. k1 }' J0 G0 ^: C b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)" A; Y8 C! n: F0 i* d; Z" K, D4 m
& d1 v; W; S) A% X- Y c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在, c; R) y; t" ^3 k
100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容4 q, E- t3 G8 [# V
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增/ `, j2 f) v4 b8 m4 w' z' C; F# ?
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決) c3 B6 f, h# h' g6 H3 x; a4 }
& ~, L+ b3 f8 n4 V d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在
! Q8 I) W- W! A7 ~% V, Z# t5 [5 a2 G 100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
2 O( P& J8 t/ @9 @ ,而且要看是否影響到function)
3 T$ a3 w# }) j% Z" _0 r0 U4 ?% e( v; g' x' i2 y
e. Data trace靠近Main chip端加約22 ohm左右的電阻6 I: W. K) y8 J: [/ @2 o
) d6 `) }& A$ u2 t) `& `9 s f. 增加LCD panel與Main board之間的接地性3 Z& G* {; B# X {3 Y
. U. g! m9 c) I8 H5 c g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起# i# e. V; T4 m
Y0 u8 k4 H( a/ |- ^$ o' s$ O0 p
h. Main chip / SDRAM / Flash的下一層應為GND plane0 D0 { ]0 o; D
" I4 a. s6 |: d! W$ F+ Z9 N
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給- s1 m, a# J$ M% m: P! L
這些線路走線用
& F8 F; [ i* s
; @3 s3 w4 @1 I j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路+ U% r& G3 ? c) `
: W5 Q, O- q2 j$ x! E
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
0 A7 V9 b' w, R. l; m5 M 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main 4 ^5 @, N# e- A$ k* a9 _% s
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像9 M; G% c3 V2 w u& T5 Y% k
' S4 F* w5 I( r$ a' [
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
, m# G c5 K; k( o; B9 X Common mode choke or Capacitor解決,若無法則需加Core.
- G# W0 W2 G9 S/ G& Q/ [0 H6 B9 }' S+ \6 T8 z5 H: t* s3 w
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
1 p8 q2 L3 B h" s' Q 無僅能依您所述判斷, |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡