|
|
幾個建議方案 :
7 D/ C. H2 O8 ]5 F a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
% K2 a9 L$ }- k; `' B$ o7 E; O; g3 U
b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)/ u$ D* R1 }* A* q- t
5 K- w. Z) ]: v( ~ c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
% }/ d$ Z8 z$ s$ |0 U 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容
' ~# w+ K, \ O, y 電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增
$ H$ t8 j' `1 g2 f, m; Y 加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
% |2 j3 ^. w9 f! O' A" h' H5 ^$ O9 O* Y6 W$ T1 e: C- {
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在
! h# F$ L1 d8 k+ X# F ] 100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右# {( [) U7 \2 g
,而且要看是否影響到function)- W# `: ]0 J6 Y! B0 Q& j) T% ^) L
7 N- Z5 u/ S6 g" @: Y2 ?0 P
e. Data trace靠近Main chip端加約22 ohm左右的電阻
' l/ X0 |4 ^; V& Y3 q6 P% s w' V1 d
f. 增加LCD panel與Main board之間的接地性, q) g1 U0 V) K0 G/ k6 Z/ F+ q" s
& t. m+ `5 ^0 K% ]$ D2 V/ S5 p$ m, D
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起- P" @$ E& ~$ U3 H B' @
: X+ f, K s" F) v h. Main chip / SDRAM / Flash的下一層應為GND plane- k% D, K& t3 e- j+ ?$ e8 _
$ E' Q* W7 _/ g/ e- y+ y# p
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給7 m3 u( |' v8 c4 s, ]
這些線路走線用" c0 J- H `9 w- Q* Q( h6 S
5 M& r9 {0 p ] h j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路( t0 B( @% I/ K9 X
( s" |9 ?. Y. y+ v4 Q( g2 s2 h k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
$ Q, x) _9 Z; a1 @" E% _* w( x 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main ( s( F4 n! P( I$ |3 J, N" v8 C
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
, a& w5 I; {; Q& q6 f w8 }' k0 O4 O+ b5 _1 N
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
; o. Z: C, |0 K) l Common mode choke or Capacitor解決,若無法則需加Core.
# K3 M5 R& y5 g2 `" x2 T
' m- ]5 Q5 f* F/ a 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,! a) Z) j: C" t6 J+ z
無僅能依您所述判斷, |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡