|
|
幾個建議方案 :
2 g. |1 ^. [/ L" Z8 ~4 ^ a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
8 k. R( L. f' f0 n& v; o# i; ]
' I! p" M, c0 _ b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
- W6 _- x% o. w2 f
% `" D+ b w3 ]* n c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在. d3 c. J. Y' J: _" j2 }7 ^2 E+ d8 k: L
100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容
/ ]+ E, a) w) S3 ? 電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增
+ F, P: t/ }6 h 加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決), g. l% m; o: q) o- f
1 `1 ]( k* `+ z d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在, x! M- t( g9 ^+ `) B. c: l7 B
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右7 _2 A* @# P* ~: Q
,而且要看是否影響到function)2 u/ H6 g0 s, u$ S C3 M' |7 O7 b( [6 W
2 y; Y* `! C7 N+ k( N e. Data trace靠近Main chip端加約22 ohm左右的電阻) u+ l4 X8 D$ l- S/ A+ Y# A
" ]0 e+ E# u" K5 D. D9 L# @
f. 增加LCD panel與Main board之間的接地性4 r5 K. f9 o1 a' Y# N# I
. u- }9 c, T s) I% I% s6 r g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起0 X- e; X2 O; ~7 O, ?8 `" B
; }2 C+ ] q& I1 G h. Main chip / SDRAM / Flash的下一層應為GND plane
F. Z4 u7 m/ F- F3 N- V* n8 P6 S6 [* R! F9 q0 E8 C6 p
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給- r( g6 T/ p/ U: `3 \( @
這些線路走線用 V4 r- j3 G$ n* q- g( k7 l
) G# c1 W8 ^6 ]5 X
j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路
# _/ M) x1 o% Z3 G. g8 m1 |, O% O P, _& v3 w3 n" V& m) m
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後," W1 ~' ?0 [5 t3 d, `: }0 }
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
& b6 u+ S, q3 x4 t/ L# v1 o Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像6 M8 C3 ^1 ^9 k" [8 g
, X( T8 z c; I; u l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
# |! r: l' D4 U! N: X X Common mode choke or Capacitor解決,若無法則需加Core.0 r/ I& W* g& }
9 b- C# R3 k6 z" F2 m
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試," E0 ]8 o2 T# D2 O% T; b
無僅能依您所述判斷, |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡