|
|
幾個建議方案 :
0 q; f# o9 L- h* R6 t" S a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.$ x7 P0 h* B: t' @% O( y* Y
: X0 ?. ]. k7 `3 r% T b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
n/ `' x/ x/ O6 c" D5 r, W$ a: ?3 a5 C1 a& q
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
' G4 k7 p- t: c f$ S 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容
# c) b C9 Z1 t8 }# i) w% L: `4 J) w) H 電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增! w. {% X3 r. l; \$ o
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
& T+ p9 q) f6 E' [8 J+ m2 z% v
, G" S' s G8 h3 F) O& c e d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在
8 i1 O2 H; ^- O% C 100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右) ?. r9 J7 r8 K$ U
,而且要看是否影響到function)
# z! V4 [# j9 p- ]& O5 `: n: x0 ~# I7 [: P; a' G1 }
e. Data trace靠近Main chip端加約22 ohm左右的電阻$ p6 z1 z/ [% [3 c
8 K& w2 V* L8 B3 ~
f. 增加LCD panel與Main board之間的接地性, O* H0 f ~& W) x% i7 i
+ I2 d! |3 U! c# g3 b0 R6 t2 @
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起 Z# `$ ^/ a7 \4 ]4 ]
' ]5 F! ?; ^ D5 j2 F h. Main chip / SDRAM / Flash的下一層應為GND plane5 ^" w5 E' \+ ^4 {6 p l7 m
! F' p2 O; g6 t7 |( t' x! U3 o i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
* h! a4 g+ e( |& `9 T2 F, S* c 這些線路走線用
( l9 t |/ m( E. E& ? 9 z$ j p. O! i' c
j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路
$ l( I+ a. \, b; R# e b; F0 A: T) M, J
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,) ^* b8 K' k% Z
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main 1 U: K! m; \- H# E; r% Q/ h- {7 v
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
5 f4 Z3 B3 b% z( P
% \& C2 I: F' f. A l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or 2 s& E- N+ h7 [9 c- N' F1 B6 d+ E' L
Common mode choke or Capacitor解決,若無法則需加Core. r5 |3 i& S- v. p- @
' E. |3 N. P. t7 T r j( A2 ^ 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,2 s) U$ e a; X/ U( p# ]' B
無僅能依您所述判斷, |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 )
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡