|
可靠性问题的提出是与电子工业迅速发展的以下三个特点分不开的: # z' l( z8 P5 u6 m6 g8 Z& m
(1)电子产品(设备)的复杂程度在不断增长 : ]; p9 A) K7 N4 e
电子产品复杂程度的重要标志是所需元件的数量越来越多。例如美国轰炸机上的无线电设备的情况是:1921年前飞机上还没有无线电设备,1940年飞机上的电子设备只有一千多个,1950年B—47飞机上的电子设备发展到2万多个,1955年B—52飞机上达5万多个,1960年B—58飞机上发展到9万多个。 5 u7 X `+ b. N# h
目前,一般制导系统上仅计算机部分就有10万多个元件;一般反导弹系统仅雷达部分就有几十万个元件,整个系统元器件达几百万个。 % v1 c& `/ D5 \0 k/ v' e
一般说来,电子设备所用的元器件数量越多,其可靠性问题就越严重,对于串联系统来说,其设备可靠度为所用元器件可靠度的乘积。
/ }3 ]! N# [3 [% J设元件的可靠度为0.9,则2个串联为0.81,3个串联为0.729;设元件的可靠度为99.5%,则40个串联为83%,100个串联为60%。 - F0 @6 q5 j6 S
若30万个元件组成系统,为确保系统可靠度为95%,要求每个元件的可靠度为99.9999%以上。现代化的复杂系统的电子元器件数量一般在上百万、上千万,对元器件可靠性要求更高。 0 y9 [4 j5 O# t9 Q
(2)电子设备的使用环境日益严酷
0 b0 |0 ?% m( C* j3 B: `( e+ g/ Q电子设备的使用地域从实验室到野外,从陆地到深海,从高空到宇宙空间,还有使用在热带、寒带、赤道、南北极(南极站)等地的。
5 T9 @5 |* U1 s z; j各种不同地方的电子设备经受不同的环境条件。在坑道内,地温为一5~35℃;用于坦克中,要经受高温和振动;用于海上舰艇,要经受海水、盐雾、浪潮冲击等;用于宇宙空间,会受到宇宙粒子的辐射和振动加速度。 0 Y* }4 d7 Z! T+ F. Y6 V
一般说来,使用条件越严酷,产品失效的可能性就越大,所以对可靠性要求就越高。
) a& Z& A2 a2 `; J; l- T(3)电子产品的装置密度在不断增长 ' D0 c4 ]5 N2 Z, _
集成电路由SSI经MSI发展到LSI,VLSI,ULSI,装置密度不断增高,因而集成电路内部的环境温度上升,所以对可靠性的要求也不断提高。为此各国都建立了许多机构,研究提高器件的可靠性问题。 8 _! O9 v0 D, g: a% x- W: F, P
所谓可靠性是指半导体集成电路在一定的工作条件下(指一定的温度、湿度、机械振动、电压等)在一定的时间内能完成规定作用的几率。集成电路的可靠性通常用失效率来量度。
2 T0 X- O9 O& Z# C( G: D( l
0 I, S0 l+ k8 a) D8 Q1非特表示10亿个产品在1小时内只允许有一个产品失效,或者说在1千小时内只允许有百万分之一的失效率.
0 j$ W/ y+ F4 l# ]9 H! a# c+ U4 @( H: |通过对集成电路失效过程的分析,了解到早期失效阶段对集成电路的平均寿命影响很大,而早期失效主要是半导体集成电路有缺陷。如果通过短时间的筛选试验把有缺陷的集成电路淘汰掉,那么筛选后的集成电路就有更高的可靠性,所以筛选是提高集成电路可靠性的一个有效措施。 ; R6 A4 Q9 V8 W* k
实际上,这个说法不十分确切,因为筛选只是去掉早期失效的电路,并不能从根本上提高这批电路的可靠性水平,实际上可靠性是产品所固有的,即这批电路的可靠性水平在
5 h+ b6 p- e/ u' L电路制造出来时已决定了。只有用最佳的电路版图设计,最好的工艺质量控制,才能制造出最可靠的电路来。其中设计奠定了可靠性的基础,而工艺则是保证。因此,应从设计和工艺两方面着手来提高电路的固有可靠性。下面着重介绍设计中提高可靠性的一些考虑(包括电路设计、版图设计和工艺设计三方面),而保证工艺质量控制的最有效的办法,是采用微电子测试图形技术9 a F# L8 r- p! V
IC的奇怪ESD试验现象1 T( D3 g/ s; Q$ a! L
5 t, F: {5 p' s* C, i' N/ H0 p
4 i7 d: P# K8 F4 P; K" k- j1 L对某IC进行ESD试验,发现可重复的现象。
( F! m! P* S& K芯片不同组电源地Vss1、Vss2之间,相互ZAP,当:
2 T& N& m( A) f; NA、 Vss1 ZAP Vss2 +2000V Failure;; H1 p( e9 Q6 H. A- [/ G: R
B、 Vss1 ZAP Vss2 -2000V Pass;
3 J$ y& k l X3 l# f/ e1 PC、 Vss2 ZAP Vss1 +2000V Failure;2 g# x7 I( E8 s
D、 Vss2 ZAP Vss1 -2000V Pass。
3 ^2 \6 g$ Q2 Z分析发现:
$ `5 \. j& j1 D- Y/ j; ~& m抗ESD能力与所加的电压极性有关可以理解,但不可思议的与接地(ESD试验设备的地)位置有关,A和B时Vss2接地,C和D时Vss1接地。A、D是同一个泄放回路,B、C也是同一个泄放回路,而且泄放方向也相同,为什么结果不同?
9 D; r1 @& q; n+ L( H; h" {8 s. H请高人指点。 |
|