|
|
幾個建議方案 :
5 [) m8 d+ W1 u7 V3 ]0 |( v a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.* W% B2 v) K& T/ J# d2 T1 d
4 [6 i5 m* ^# d \# d$ d# ~% {4 W
b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)& C) Q) \$ j3 U
3 K6 m. ^( i1 T, ` c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
9 Y1 I* K; N. F6 Z- e9 h" }2 h 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容
, w; @' I9 Z T6 Z 電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增
' s5 o1 F* Y( N3 q4 q4 K 加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
8 t9 `: q( W5 D. ~' U1 N* B7 t0 q. s% r, H2 r1 ?
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在
- p( b3 R$ o0 P: b' ` 100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右0 W6 D3 c8 @' d8 Y1 B, t& B
,而且要看是否影響到function)' Z0 g E! M3 g0 t
. W u) w G8 V9 a" B
e. Data trace靠近Main chip端加約22 ohm左右的電阻/ @; _7 V7 ]. @. b$ Y( s4 k# s' Q0 N
6 @/ n& |, r |- ^6 m2 ?
f. 增加LCD panel與Main board之間的接地性
2 O/ w( B0 C3 P; ~
1 ]) `9 k, W2 d g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起
5 z3 f5 X$ t% \6 G& |$ a0 J/ k8 D( i$ V$ @- _) l; v
h. Main chip / SDRAM / Flash的下一層應為GND plane
# H3 [, i5 C* j. g4 P& X
# k, m& R* B% x$ f* }( Z5 v i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
$ Y8 i& p% o3 |" F 這些線路走線用
6 a: C- R9 a7 M' l3 |+ P + j H3 l5 k# k* N% ]! j
j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路
* J, b! m) s) ?9 j. v1 j* D9 Q5 `8 o% N N# W! W( K9 @
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,2 \1 o' f2 n4 @" b0 E& @- ?
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
# }3 x0 s4 F7 `6 \; Y Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
" E# x$ D2 E; g' U' G- a! P+ X+ @. M$ r1 x
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
4 Z2 ~) K7 ~( A7 _+ O3 W K Common mode choke or Capacitor解決,若無法則需加Core.
0 B9 _. f0 k/ w2 J, t) e
# W7 u4 U5 L" [5 @" ] 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,- L' r4 `1 b, |! N4 U# Q
無僅能依您所述判斷, |
|
/2 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡