|
|
幾個建議方案 :3 I! o; f; ?" q4 Y) e1 x& S
a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.5 l; v: F/ n$ e+ [6 w+ B
% {2 L$ r- o) p! A# `
b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
% E6 f: c1 k0 y2 O+ \# H% k, Y" u
% c( W( D5 Z8 Z( R' o, H1 b9 N5 X c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
! l% S) ^) n3 w% _- {7 p& h 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容6 q V% M! \3 S5 y- t4 J; }
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增; K) k n) s V8 x
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
* W( \( h" `4 H7 a" }8 H. I: x! s& ~ F7 s% e' f: n, a1 C. j
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在. e1 n: P) h. k! `7 L2 _! I% h
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右' j7 n5 U. E- A- M( u2 O1 T
,而且要看是否影響到function)
, e) q, f3 Q l2 q- a z; C5 z6 L, r" M# w5 c5 z- r, q* b6 O) [
e. Data trace靠近Main chip端加約22 ohm左右的電阻
4 q) G, }# u4 o/ t: B" o7 y& l: U
f. 增加LCD panel與Main board之間的接地性
3 ?8 Q$ W0 c1 w( B/ R- h3 ?' p" b
! Q$ o/ X$ f& K0 z- J& _ g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起5 D9 e: s/ x& o8 N
3 n! c; _6 z7 ?3 l- r h. Main chip / SDRAM / Flash的下一層應為GND plane
* v5 ~' A% _+ Y9 G6 i+ ]* P. h
1 ~2 |5 F1 u" j8 Y, q4 l# B. G$ @ i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給, T# s8 Y( X1 x
這些線路走線用% @- z( j# S/ F& z9 G; r
3 [+ v6 E' O+ ?2 j0 |! l
j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路
. g! x4 S3 G) M8 g, U' `: g' T# m( L$ P6 {: Z. E% `# J$ q/ T
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
- X( U+ p; t; r. Q 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
* n* S; O" I& p5 w) p5 G8 P Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像; i0 [& @; `+ l% S, X0 y
) |# Y$ z4 s! s$ G3 x( |" f
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or ! H4 b0 `# Q0 p" a# V: T
Common mode choke or Capacitor解決,若無法則需加Core.
4 |4 [* \8 s0 x( b1 g
3 l& V& T7 E/ }7 [) U7 n, g+ s 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,
2 K7 Y) w0 B" @1 V 無僅能依您所述判斷, |
|
/1 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡