|
|
幾個建議方案 :
' y d8 r! L4 |% E$ Z a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.
$ W! H4 D. c R9 O: Q5 Q
/ I0 X; F8 K" k0 r \& ?# Z: s b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
' w7 b' ]0 [( W$ E) ^5 p' m, J% j& }0 m0 R& `( X4 Q
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
8 T) B, f: ^5 y" X" Q 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容
6 p6 Y, S/ ^! S1 ^# b% ` 電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增/ r' S2 k' y$ ]7 B# W
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)5 a6 Z7 x. I4 S+ A( l
7 W2 A1 p' j G6 d& z; O
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在- d+ L. Q8 S6 C2 k$ O
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
/ o1 ~8 z2 C2 R8 f ^2 @. |9 I ,而且要看是否影響到function)
6 D! i+ }: a3 |
1 L l; A+ R1 D& y- w% _" I2 b e. Data trace靠近Main chip端加約22 ohm左右的電阻& b9 S. j' |% @
% G7 D$ \1 _7 R* p f. 增加LCD panel與Main board之間的接地性
! h5 V+ s. u! c0 @$ r E% i- |$ F- u; S2 j1 |1 O
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起" L A" z, D+ `# Q _8 m. ~
! S1 s9 @+ l+ W6 U! V* o8 G q
h. Main chip / SDRAM / Flash的下一層應為GND plane3 B, ?; s0 S$ u& Q% Y( i
% R8 t6 H3 K; Z- A5 g i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
, u7 A8 \& ?* { 這些線路走線用
/ _7 v' ?1 C# H& W
( A$ ]& d1 D: [( A" H- Y j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路
% x. n: N2 E4 [* n0 }+ o' H E
% [- k9 K* S( T& H, M$ Z& I& ~3 p7 A k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
4 M7 c& d3 M( {+ ]) d; Q 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
. u& N& W! _4 L* _! H7 ? Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
# ^9 M! ?2 C" `4 c- v/ ~; Y0 c: }) R: q* L; r1 Y# _! T0 m
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
7 ^% _! R' `! Q5 H- S# c Common mode choke or Capacitor解決,若無法則需加Core.: N6 O7 Z* h4 _' e
/ c. j( K( j# c/ H( D/ U
以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,. n; H( e3 P3 m8 `
無僅能依您所述判斷, |
|
/1 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡