|
|
幾個建議方案 :
; u: P' J, z! o6 [. i a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip." K- ?4 x3 o4 {
* |$ O: W- c" ~ b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
$ C5 f3 S- g& |7 Z" e' H5 U! h2 Y. x* |$ J* H$ ~
c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在( L, a/ i+ ?# J5 n& C8 [; S4 w
100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容
: [' o4 Q5 x, i6 M 電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增0 g a) n7 f( b
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
$ z* N0 J7 Z; v
( `9 w, F- `% }$ m+ W# o, c d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在
$ P7 V4 q9 A! _9 k4 S; b+ Y& z 100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右; f. b3 x9 c {( |6 [
,而且要看是否影響到function)$ T- K5 C$ ]& V. v. M/ m2 ]/ t
7 u+ c7 _( W( Z* o& w9 t- Z e. Data trace靠近Main chip端加約22 ohm左右的電阻
. t% i7 N+ ~3 h, J% V* \- \
6 w n2 `( N- x0 h f. 增加LCD panel與Main board之間的接地性' S; A$ y% ]3 M. z" E! F! X# x
0 Q% J2 `# i4 @* D4 ^6 M
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起+ K, B" L8 X) w5 s3 ~: `
. x. w) C* O7 f3 T5 ~* F h. Main chip / SDRAM / Flash的下一層應為GND plane
/ O( l2 q. V" q+ p' ~" @6 m3 j1 c9 ?& o$ X9 V
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給$ v/ {# ?! v/ U2 L1 w" e0 z
這些線路走線用
0 f) Q6 a1 b# K t
; L5 p1 |+ ?" i8 U3 S j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路
4 C) Q, K& X+ m% x+ Z( I B* {& s* F( x
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,1 \3 X4 h5 e9 C+ J8 M
100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main
$ k% t6 R7 }6 `# x3 s- a& Y( ~ Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像0 X" D# @* z( A0 C7 M+ [- w
! V' Z# t; H1 K$ Y! x# @$ N, A
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
7 t. @; I5 c/ O4 U Common mode choke or Capacitor解決,若無法則需加Core.7 \3 T, b- Y+ f6 k# \# Q
' R- ^: C. ~7 u8 b: \) G 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,* D3 \# p! Z1 r5 ?. Q& b2 G3 y8 @5 S
無僅能依您所述判斷, |
|
/1 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡