|
|
幾個建議方案 :
# |+ { ]) D) Q" v4 e* b a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.; N: O3 H7 {0 i) f, K
2 Z& a/ E. M3 _ b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
8 C7 B9 p" B+ I% g
) U) `4 s6 ]7 [1 i9 X) q c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
1 ?* Z3 M1 s- M5 ~ 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容
- j+ |8 ?8 n" l! ~6 X- e7 }% }6 Z$ b 電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增$ a# Q5 `4 H) k: f6 p5 c
加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
, S1 @1 h$ a! w( I- r/ h$ I* \, q% l! a! r6 P3 }5 G; }0 u
d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在( J/ i* X5 l- m7 B1 k' N) r% ?) y
100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右# x+ r9 w0 B6 ~* O& N+ l
,而且要看是否影響到function)
' u6 A% C' @; z/ V/ ]! Q- h* d- n# T- q% k' r3 T
e. Data trace靠近Main chip端加約22 ohm左右的電阻- t1 M7 s: n' g
& I5 W: J X# o5 B! E1 n1 k- V f. 增加LCD panel與Main board之間的接地性
4 Z2 s8 {0 b3 b! n' m3 v! }* i3 l" h
g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起
) }% t( `: N* v6 G+ M$ Y) h3 R/ B6 N4 _7 c2 y( F2 Q
h. Main chip / SDRAM / Flash的下一層應為GND plane- W: r" f5 O; c- H, y7 Q
+ D# N& |2 F/ Z$ G4 S' |8 d; v* U$ A" d
i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
. b# z k q) o$ O% Z/ H7 {( H 這些線路走線用# ^ t E0 {; A" n6 L/ L9 [7 f
J% {! p' n! o7 u4 |0 m
j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路* N& t8 ]$ h( }
K; n* r7 k' b ^- i l% S
k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
. B; L7 {1 }- f1 ?& ^ y! w a g 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main & w1 ?: L. X; c! @, e/ Y# `& E( Z& E
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像2 x, X0 j* R9 K$ D
+ S+ y8 [/ d& N
l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or
0 i: H4 g0 D4 g Common mode choke or Capacitor解決,若無法則需加Core.
" B }# s( G- ^; U6 U2 o
2 Y+ Y' v: p6 d w3 i6 @4 [% r 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,# g+ f z/ l# u7 S8 A/ `1 B
無僅能依您所述判斷, |
|
/1 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡