|
|
以下是我们公司设计产品时EMC的设计具体考虑点,供大家参考,如有不足之处,请各位指教:) i( p) h! U0 ~; V
; U8 k, C4 u H1.整机原理图分哪几个主要功能部分（了解这个对PCB布局才能有正确的判定）
' j/ q Q6 q6 g2 H4 z3 W& C F! [7 v9 I7 g( u
2.了解：主要的工作频率（如MTK1389与DRAM工作频率为100~140MHz, 一般为108 MHz/128 MHz/ 135 MHz；时钟的传输速率（如Tr=？ns Tf=？ns）,一般小于7ns就要重视了，采用一定的措施；工作频率是否有40～50 MHz或70～80MHz之间的，如果有请更改工作频率防止落在测试标准转接处（认证要求在220－240MHz有一阶梯，相差7dB）频率： 传输速率：
: a. G [6 @2 O0 R1 s- |* {, T! M! t" z
3.各主要功能块的工作电压、电流；各功能块之间的电源及支路是否作隔离和滤波处理？主要考虑产品电源部分的功率是否满足要求，防止电源与地电平的突变、干扰是否通过电源通路传导或者辐射。' n7 r: i0 @; _: T4 M! m
. |& _! `0 D% \" K D4.芯片是否有旁路、去耦、储能电容？尤其是高速芯片是否有不同数量等级的电容？/ r+ C( i- `( `3 Z0 U3 ~+ L
9 [/ O% d3 D3 U* M; M4 q
5.本机各CPU、IC对复位、控制信号的是否有综合考虑（复位采用何种方式？硬件复位？软件复位？是否符合系统的要求（各功能块直接的复位要求应该是不一样的），本CPU或者IC自身的抗干扰等级多少？是否有防干扰，防ESD等电路？有何措施？）* m" k7 F+ K- g* c j
: Q$ `' x+ r* |+ p- b' }4 M6.对较高频率是否有EMI对策？如RAM时钟、LVDS信号等？& N4 O- e! X/ S, ~8 s1 o
7 u5 {! `! q& B5 w7.对I/O口有什么措施？ 是否有分别考虑符合EMI和EMS？特别是ESD的措施？音视频接口、VGA接口、耳机接口、电源输入接口、包括内部的按键连接线等连接线口。1 W* b4 N, J) o& S9 O
% s L1 E: ?0 N' ]' u7 s3 P3 ~2 i* w$ T) w
PCB设计部分:
* ]. ^1 Q G8 q7 P一：布局
9 d. @- x z- O/ }0 r# y1．根据PCB结构图合理安排各功能块的工作区域。
0 t8 a: I" b% z5 m z9 [2．器件的安排要使得各功能电路信号流畅，尽量减少信号回流的现象。0 }) `- K" A; _
3．器件的安排不能迫使各信号连接线跨过干扰很大的电路。如解码芯片、RAM、DC/DC、高频头、VGA等器件和电路。有必要可与结构协商更改PCB结构图，使得PCB结构设计更合理。, q* J1 S+ z% q5 I- I& x. v
4．干扰器件尽量远离I/O口和连接线。（按键板、遥控接收板等长的连接线不能跨过、不能靠近干扰大的器件和电路# v2 _1 M/ b" ~, r
5．合理安排各功能电路间连接线的位置，防止各连接线间干扰信号的相互串饶、激励辐射等。如液晶电视上较长的按键连接线、遥控接收板连接线、喇叭线等尽量远离RAM、DC/CDC、解码芯片和主板到屏的连接线。必要时与结构协商更改PCB结构图。
! }0 J' u8 ]# f7 r Z( V8 E6．各功能电路要以核心芯片为中心，相关元件布置在核心芯片周围，不同功能电路及信号线不能重叠放置。如TOP 层布了数字电路，该数字电路的下面层BOTTOM 层绝对不能放置模拟电路及模拟信号线。
' V. `/ v% X% F. J7．各功能电路、相关元件布置尽量紧凑，缩短各电源线、信号线的连接长度，减少EMI的天线效应。
" T) b# |2 c$ Q! {" j0 H! d$ x8．对于干扰较大的功能电路要尽量考虑使用局部屏蔽，即在电路板上焊接一个小屏蔽罩，屏蔽干扰较大的电路及芯片。
2 I) X0 I* J! q* D4 `6 d' p5 W" S9．合理安排电源，包括DC/DC电路，尽量使得电源传输路径短，分布均匀。
) C4 T! b6 {. ~( Z& s10．合理安排滤波电容的位置，滤波电容要尽量靠近需要滤波的器件引脚。9 g2 D0 r9 u; e) U
11．合理安排复位电路、时钟电路，要尽量靠近器件引脚。$ y! j8 X$ ^, j. P+ I' @
0 E% v; U2 X* C F5 a) ]
二：布线2 }6 l/ s+ \* r: a; j: h
1.优先布重要器件及重要信号（时钟/地址/数据/复位线等）以确保这些连线最短。
( ]6 ~4 }9 D' x2.布复位电路：复位电路尽量紧凑，连线尽量短。复位电路的电源一定要做好滤波隔离措施，复位电路的地仅与其芯片的地单点相连，与旁边电路的地至少要有1mm的间隙。) z4 x$ s3 W( S n
3.复位电路旁边不能有连接线、不要使用比较高的电解电容。（复位电路本身的电解电容也要选用超小型，防ESD措施）。
* u: x# J( c4 f$ u" o4.晶振的金属外壳是否接地，晶振下面不得走信号线；
1 q4 ~4 I4 F2 D9 L3 q* N" u3 _" T) m8 ?) K* e: B
5.对于频率较高的时钟走线、高速信号线一定要做好EMI处理：
9 v# G2 i5 d5 Z& ]2 d1 H# j时钟线、高速信号线上电阻/磁珠一定要放在信号源端（同时要考虑阻抗匹配）。
# a& h3 ?; J: F对于多层电路板，时钟线、高速信号线尽量走内层。在靠近时钟线换层的过孔处一定要放置一个地层过孔。 a# ^ K# H+ R6 K
对于双面板时钟线、高速信号线尽量不要换层走线。如没办法一定要换层走线，那必须要做好地层过孔处理，同时时钟线上过孔要尽量对称安排在源端和末端。
7 U6 J: Z- D) N# A- @% T时钟线、高速信号线要尽量短，其旁边或其相邻层一定要有完整的地平面。（如MTK1389与DRAM之间的数据线背面必须增加完整地）2 t& z% t: _0 p L. I
2 A; Z- {9 c0 B5 e+ e+ p7 q7 Q
6 a7 i ] `( k6 q" {3 p
: a+ l2 @; ~2 T' m, |6.模拟和数字电路一定要在其功能区域内走线，如布局里提到的模拟和数字电路不能重叠放置，其走线也一样。对于长的走出功能区域的数字线路宁可绕一下也不要走捷径跨过模拟区域。
4 t( L: o4 E' Q# w9 t2 G8 o; ^8 Q7 g3 O9 @
7.地的分割：5 Z& C- A: X! G$ |, A: A# ^; ^# \
对不同电路类型且相互影响较大的电路可进行地的分割，如DC/DC、I/O口等。+ e9 S' q w5 g+ K* ]1 V8 e0 H4 b4 N
根据电流走向慎重分割地，同时要保证信号线不能跨过分割层。7 r2 X" X) b$ g2 |" O4 X
如电路复杂或只知道信号从哪里来，不知道信号从哪里回去的话最好采用同一地。% M- v0 D% @0 ], J# \% V. A, V4 _
建议最好采用同一地。实践证明采用分割地成功地案例比较少。
$ y6 T& t" D N# ]( U
! ]7 e) F) w% o" }8.对于差分电路一定要相邻平行完全等长走线。
9 Y O+ F- T9 l" @- ?! v9.对于连接线端子、I/O防EMI/EMS的器件一定要放置在连接线端子、I/O旁，且信号走线一定要先经过防EMI/EMS器件再到端子。
! Z7 V# `' m' O/ }1 r. P' w10.对于电容的滤波一定要做到先经过电容再到后级电路。8 _' q ~$ k& V# g# K. W
11.输入输出线不要靠的很近5 I1 H4 K3 U' |% C
12.要求：在比较重要的地（如解码IC/RAM等工作频率比较高的IC在器件底部地、I/O口地）预留焊盘接地； |
|
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-9-17 11:24
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
抢沙发
千斤顶
显身卡
楼主
