|
可靠性问题的提出是与电子工业迅速发展的以下三个特点分不开的:
& [3 c: W- I6 p+ i) P3 w+ |2 @! w; H(1)电子产品(设备)的复杂程度在不断增长 " P$ G. Q' O+ U7 I
电子产品复杂程度的重要标志是所需元件的数量越来越多。例如美国轰炸机上的无线电设备的情况是:1921年前飞机上还没有无线电设备,1940年飞机上的电子设备只有一千多个,1950年B—47飞机上的电子设备发展到2万多个,1955年B—52飞机上达5万多个,1960年B—58飞机上发展到9万多个。 / V( W6 H& i$ _' q
目前,一般制导系统上仅计算机部分就有10万多个元件;一般反导弹系统仅雷达部分就有几十万个元件,整个系统元器件达几百万个。 ; o% k/ L1 `) w8 B
一般说来,电子设备所用的元器件数量越多,其可靠性问题就越严重,对于串联系统来说,其设备可靠度为所用元器件可靠度的乘积。 - s9 L, X" E8 Z/ N; C
设元件的可靠度为0.9,则2个串联为0.81,3个串联为0.729;设元件的可靠度为99.5%,则40个串联为83%,100个串联为60%。 & z- c' D) c% a7 E. W5 Z
若30万个元件组成系统,为确保系统可靠度为95%,要求每个元件的可靠度为99.9999%以上。现代化的复杂系统的电子元器件数量一般在上百万、上千万,对元器件可靠性要求更高。
6 }$ ]4 n1 Z6 _* `3 A(2)电子设备的使用环境日益严酷
. f. e; ?$ u/ {7 @% w; e, b电子设备的使用地域从实验室到野外,从陆地到深海,从高空到宇宙空间,还有使用在热带、寒带、赤道、南北极(南极站)等地的。 " q$ U! }0 Y$ I/ J8 ?( S0 v; a, J
各种不同地方的电子设备经受不同的环境条件。在坑道内,地温为一5~35℃;用于坦克中,要经受高温和振动;用于海上舰艇,要经受海水、盐雾、浪潮冲击等;用于宇宙空间,会受到宇宙粒子的辐射和振动加速度。 3 ^6 D* b+ f# ?$ R% S$ o# H
一般说来,使用条件越严酷,产品失效的可能性就越大,所以对可靠性要求就越高。 6 D- p v' @5 }$ A5 M; P! Y$ J7 }
(3)电子产品的装置密度在不断增长
" x9 @6 o# v& f8 K/ I, o( U集成电路由SSI经MSI发展到LSI,VLSI,ULSI,装置密度不断增高,因而集成电路内部的环境温度上升,所以对可靠性的要求也不断提高。为此各国都建立了许多机构,研究提高器件的可靠性问题。 3 q7 T+ s6 U/ G) A: o* K. h* u- n
所谓可靠性是指半导体集成电路在一定的工作条件下(指一定的温度、湿度、机械振动、电压等)在一定的时间内能完成规定作用的几率。集成电路的可靠性通常用失效率来量度。& N3 }* i @, K& x( N
2 l4 L( {- C: s# O9 D5 t1非特表示10亿个产品在1小时内只允许有一个产品失效,或者说在1千小时内只允许有百万分之一的失效率.
* w8 Q- B$ k* }; _' h通过对集成电路失效过程的分析,了解到早期失效阶段对集成电路的平均寿命影响很大,而早期失效主要是半导体集成电路有缺陷。如果通过短时间的筛选试验把有缺陷的集成电路淘汰掉,那么筛选后的集成电路就有更高的可靠性,所以筛选是提高集成电路可靠性的一个有效措施。 `/ \) t3 c+ ?. p6 y* r2 s
实际上,这个说法不十分确切,因为筛选只是去掉早期失效的电路,并不能从根本上提高这批电路的可靠性水平,实际上可靠性是产品所固有的,即这批电路的可靠性水平在 4 p1 B- T0 g! ?
电路制造出来时已决定了。只有用最佳的电路版图设计,最好的工艺质量控制,才能制造出最可靠的电路来。其中设计奠定了可靠性的基础,而工艺则是保证。因此,应从设计和工艺两方面着手来提高电路的固有可靠性。下面着重介绍设计中提高可靠性的一些考虑(包括电路设计、版图设计和工艺设计三方面),而保证工艺质量控制的最有效的办法,是采用微电子测试图形技术
1 M6 w: Y+ F- K! f: }% n: I% t; QIC的奇怪ESD试验现象
; x% Y. H' E9 u( s( O h7 k; {$ e( N$ U
& l: W2 h6 W% J4 \# f/ y+ x8 t7 Y
对某IC进行ESD试验,发现可重复的现象。
4 C9 A( n& p5 p3 ?芯片不同组电源地Vss1、Vss2之间,相互ZAP,当:
1 g8 [3 v! X# m HA、 Vss1 ZAP Vss2 +2000V Failure;7 h$ M$ h& a/ P+ L% r. D
B、 Vss1 ZAP Vss2 -2000V Pass;- s3 s y8 p( L0 S4 v
C、 Vss2 ZAP Vss1 +2000V Failure;0 D0 J+ ~& Z+ V' }& J, ]! @
D、 Vss2 ZAP Vss1 -2000V Pass。$ V2 X% n( k$ {
分析发现:
4 Q7 u+ p& J* X& d2 M8 w抗ESD能力与所加的电压极性有关可以理解,但不可思议的与接地(ESD试验设备的地)位置有关,A和B时Vss2接地,C和D时Vss1接地。A、D是同一个泄放回路,B、C也是同一个泄放回路,而且泄放方向也相同,为什么结果不同?
8 H/ D( {- U! i$ s& x2 @6 O) { D请高人指点。 |
|